Strong Junior/Middle FPGA/DSP

Необхідні навички:

• Досвід реалізації DSP-алгоритмів для FPGA, ASIC або спеціалізованих DSP-процесорів

• Досвід розробки цифрового дизайну для FPGA або ASIC

• Володіння мовами описання цифрових схем та верифікації Verilog / SystemVerilog

• Базове знання інтерфейсних шин, в т.ч. memory-mapped (Avalon, AXI-4) та streaming (AXI-S, Avalon-ST)

• Базове вміння працювати з timing constraints для FPGA

• Володіння MATLAB/Simulink (фокус на Signal Processing Toolbox, Fixed-point designer)